Spartan-6 LX FPGA：逻辑优化

专为低成本而设计

多个高效的集成块

优化的I / O标准选择

交错的垫

大批量塑料线焊包装

静态和动态功率低

45纳米工艺针对成本和低功耗进行了优化

休眠掉电模式，实现零功耗

挂起模式通过多引脚唤醒，控制增强来维持状态和配置

多电压，多标准SelectIO™接口组

每个差分I / O的数据传输速率高达1,080 Mb / s

可选输出驱动，每个引脚最高24 mA

3.3V至1.2VI / O标准和协议

低成本HSTL和SSTL存储器接口

热插拔合规性

可调节的I / O转换速率可提高信号完整性

LXT FPGA中的高速GTP串行收发器

高达3.2 Gb / s

高速接口包括：串行ATA，Aurora，1G以太网，PCI Express，OBSAI，CPRI，EPON，GPON，DisplayPort和XAUI

用于PCI Express设计的集成端点模块（LXT）

低成本PCI®技术支持兼容33 MHz，32位和64位规范。

高效的DSP48A1切片

高性能算术和信号处理

快速18 x 18乘法器和48位累加器

流水线和级联功能

预加法器以协助过滤器应用程序

集成内存控制器块

DDR，DDR2，DDR3和LPDDR支持

数据速率高达800 Mb / s（峰值带宽为12.8 Gb / s）

具有独立FIFO的多端口总线结构可减少设计时序问题

丰富的逻辑资源和更高的逻辑容量

可选的移位寄存器或分布式RAM支持

高效的6输入LUT可提高性能并最大限度地降低功耗

具有双触发器的LUT用于管道中心应用

Block RAM具有广泛的粒度

具有字节写使能的快速Block RAM

18 Kb块，可选择编程为两个独立的9 Kb Block RAM

时钟管理平铺（CMT）以提高性能

低噪音，灵活的时钟

数字时钟管理器（DCM）消除了时钟偏差和占空比失真

用于低抖动时钟的锁相环（PLL）

具有同时乘法，除法和相移的频率合成

十六个低偏移全局时钟网络

简化配置，支持低成本标准

2针自动检测配置

广泛的第三方SPI（最高x4）和NOR闪存支持

功能丰富的Xilinx Platform Flash和JTAG

MultiBoot支持使用看门狗保护进行多比特流的远程升级

增强了设计保护的安全性

用于设计验证的唯一设备DNA标识符

大型设备中的AES比特流加密

通过增强的低成本MicroBlaze™软处理器实现更快的嵌入式处理

业界领先的IP和参考设计